jarekk pisze:Gorzej jest wtedy gdy górny mosfet nie przewodzi a przewodzi jego komplementarny dolny - wtedy dioda zenera dostaje stosunkowo wysokie napięcie - równe napięciu roboczemu silników i generuje dużo ciepła.

Jeśli napięcie silników wynosi np. 50V a bootstrap ma 15V, to podczas przewodzenia dolnego mosfeta, górny driver otrzyma nie 50V tylko 65V - dla tego zasilanie bootstrap'ów musi być pływające w ilości 4 szt. Można kombinować na izolowanych przetworniczkach po 15pln, zwykłych transformatorkach sieciowych 2W, czy dłubać i nawijać samemu jakieś przetwornice wielowyjściowe albo nawet dowijać uzwojenia głównego trafa sieciowego. Nic jednak nie przebije cenowo i praktycznie pompy na 555. Jeszcze raz podkreślam: nie podpinamy się do procesora, choć ma wolny pin z PWM, bo kiedy się zawiesi - pompa stanie a nie o to walczymy.

jarekk pisze:- Jedne uczepione do GND ( zasilanie LSW), drugie zaczepione do V ( czyli dające V+15)

Napięcia zasilające górne drivery muszą być separowane od siebie, tak więc w wypadku sterownika krokowego potrzebne są 4 niezależne źródła 15V plus piąte, wspólne dla LSW. Pompa ładunkowa ze współdzielonym generatorem będzie tańsza. Eagla pozbyłem się już dawno, używam wyłącznie Kicada i śpię spokojnie.

[ Dodano: 2012-10-25, 21:07 ]

markcomp77 pisze:czy nie dało by się zrobić tego generatora programowo na jakimś nie przydzielonym wyjściu uC?

Pikuś w tym, żeby generator pompy był niezależny od zawisu proca.

jarekk pisze:Jest to układ specjalizowany do obsługi sterowników silników. Po zwieszeniu się procesora i wystąpieniu przeciążenia prądowego ( no bo to jest tu zagrożeniem) układ PWM sprzętowo przełączany jest w tryb awaryjny.

Konfiguracja PWM jest ustalana na początku pracy i specjalnie "zatrzaskiwana" aby przypadkowo jej nie naruszyć. Jako zabezpieczenie sprzętowo konfigurowany jest "overcurrent fault override" który ustala stan pinów PWM we wcześniej skonfigurowany sposób.

Instrukcja PWM'a liczy 130 stron i zawiera tryby pracy o których nie myślałem że ktoś się pokusi o implementację w sprzęcie. Dlatego siedzi tam dsPIC a nie któryś z Cortexów ( wtedy zwieszenie procesora byłoby faktycznie niszczące dla układu).

Zapomniał Kolega dodać, że takie były założenia Producenta... później wyjdzie errata i okaże się, iż nie wszystko działa jak na papierze
Do czego zmierzam: Kolega zmagał się z gatedriverami IR, które wykazywały zdolność do uszkadzania się razem z kluczami, bez wyraźnej przyczyny, bądź były źródłem uszkodzeń. Moja teoria w w/w względzie jest taka: problem powstaje z chwilą wysterowania górnej gałęzi mostka na dłuższy czas (zanik sygnału PWM). Po pewnym czasie, napięcie zasilające bramkę spadnie do poziomu, przy którym wejdzie on w liniowy zakres pracy, po czym odparuje jego struktura, zabierając ze sobą gatedriver. Zaradzić temu można sprzętowo i to dość tanio. Wystarczy zbudować najprostszą pompę ładunkową zasilaną z napięcia, z którego sterujemy bramkami. W trzech słowach: generator np. 20kHz (NE555), dwa kondensatory i cztery diody małej mocy.

jarekk pisze:Schemat sterownika - bez bazowego zasilacza ( dającego +5V,+15V i +40V )

Zadam Koledze proste pytanie: co stanie się z układem, kiedy zawiesi się procesor?